Digitale Elektronik und Technische Informatik

dtlab_t6 - svg to dokuwiki

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:32:40+0200

Schieberegister und Ringzähler mit FPGA und VHDL Zurück zur Themenübersicht Aufgabenstellung Ein Schieberegister wird als Flankendetektor eingesetzt. Der Flankendetektor wird simuliert und mit dem Oszilloskop auf dem FPGA vermessen. Ein Ringzähler steuert die 10 roten LEDS. Der Flankendetektor wird dann als Enablegenerator für den Ringzähler eingesetzt.

public:praktikum_digitaltechnik:ringcnt.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:29:07+0200

public:praktikum_digitaltechnik:edge.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:28:06+0200

public:praktikum_digitaltechnik:edge-detect-timing.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:26:57+0200

public:praktikum_digitaltechnik:top_shift.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:26:02+0200

dtlab_t5 - svg to dokuwiki

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:24:57+0200

Arithmetische Grundschaltungen mit FPGA und VHDL Zurück zur Themenübersicht Aufgabenstellung Zahlen werden addiert und in Hexadezimaldarstellung auf den 7-Segmentanzeigen dargestellt. Die Zahlen werden vom Zweierkomplement in eine Betrags- Vorzeichendarstellung gewandelt und so verständlich angezeigt.

public:praktikum_digitaltechnik:bin2seg.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:22:00+0200

public:praktikum_digitaltechnik:top_hex.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:20:49+0200

dtlab_t4 - quartus images in dokuwiki

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:19:41+0200

Kombinatorische Grundschaltungen mit FPGA und VHDL Zurück zur Themenübersicht Aufgabenstellung Mit dem Altera DE 1 Board, der CAD Software und dem VHDL Projektverzeichnis starten Sie mit VHDL und steuern die roten und grünen LEDs auf dem Board abhängig von den Schaltern. In der Vorbereitung installieren Sie die virtuelle Maschine und das Projektverzeichnis und nehmen eine Änderung am Code vor.

public:praktikum_digitaltechnik:quartus-rtl-view.jpg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:17:26+0200

public:praktikum_digitaltechnik:quartus-start.jpg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:16:43+0200

public:praktikum_digitaltechnik:top_simple.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:11:18+0200

dt-code - bilder in dokuwiki

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:09:10+0200

VHDL Entity and Architecture VHDL splits interface (entity) and implementation (architecture). The interface of a circuit is defined in the entity. The implementation is defined in the architecture. library ieee; use ieee.std_logic_1164.all; entity and_gate is port( a_i : in std_ulogic; b_i : in std_ulogic; y_o : out std_ulogic); end and_gate; architecture rtl of and_gate is begin y_o <= a_i and b_i; end architecture rtl;

public:praktikum_digitaltechnik:mux-vhdl.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:03:11+0200

public:praktikum_digitaltechnik:mux.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T16:01:40+0200

public:praktikum_digitaltechnik:and_gate.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T15:57:28+0200

public:praktikum_digitaltechnik:and_gate_arch.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T15:55:29+0200

and_gate_arch.svg - created

beckmanf (beckmanf@undisclosed.example.com) — 2025-04-10T15:53:57+0200

dtlab_t3 - [Auswertung] gemeinsamer Bericht

beckmanf (beckmanf@undisclosed.example.com) — 2025-03-27T14:28:55+0200

74HC00 Leistung Zurück zur Themenübersicht Aufgabenstellung Analysieren Sie die Abhängigkeit der Leistungsaufnahme des 74HC00 von der Betriebsspannung und der Frequenz des Eingangssignals. Vorbereitung Theorie zur Leistung bei CMOS Schaltungen CMOS Schaltungen sind aus PMOS und NMOS Transistoren aufgebaut. Für die Erläuterungen zur Leistung wird ein Inverter betrachtet, der aus zwei Transistoren aufgebaut ist. Die NAND Gatter sind aus vier Transistoren aufgebaut, aber die Leistungsbetracht…

dtlab_t2 - [Versuchsbericht] remove link to moodle

beckmanf (beckmanf@undisclosed.example.com) — 2025-03-27T14:27:47+0200

74HC00 Verzögerungszeiten Sie benutzen das Oszilloskop und den Funktionsgenerator um die Verzögerungszeiten der NAND Gatter des 74HC00 zu messen. Zurück zur Themenübersicht Aufgabenstellung Im letzten Versuch haben Sie die statischen Eigenschaften des 74HC00 Gatter vermessen. Jetzt vermessen Sie die dynamischen Eingeschaften, d.h. die Verzögerungszeiten.