91����

In diesem Versuch werden Flipflops und darauf aufbauend sequentielle Schaltungen entworfen.

Zunächst müssen Sie Ihre git Datenbasis aktualisieren, damit die aktuellen Datein vom git server heruntergeladen werden.

cd
cd projects/digitaltechnikpraktikum
git pull

Analysieren Sie die Schaltung in der Datei .

1. Zeichnen Sie die Schaltung auf Papier anhand der VHDL Beschreibung
2. Beschreiben Sie in Worten welches Verhalten Sie am Ausgang LEDG(2) erwarten.
3. Beschreiben Sie in Worten welches Verhalten Sie an den Ausgängen LEDG(6) und LEDG(7) erwarten.
4. Beschreiben Sie die Schaltung, die das Verhalten an den Ausgängen LEDG(6) und LEDG(7) bestimmt als Automatengraph.
5. Geben Sie dazu die Zustandsfolgetabelle und die Ausgangstabelle an.

Zu dieser Schaltung gibt es eine passende Testbench für die Simulation der Schaltung.

1. Starten Sie die Simulation im Verzeichnis “sim/de1_flipflop” und schauen Sie sich die Waveform an.
2. Vergleichen Sie das Verhalten in der Simulation mit Ihrer Schaltungsanalyse

Weiterhin gibt es auch ein Syntheseverzeichnis inklusive makefiles für die Synthese der Schaltung.

1. Starten Sie die Synthese der Schaltung im Verzeichnis “pnr/de1_flipflop”.
2. Laden Sie das Design auf das FPGA Board
3. Demonstrieren Sie die Funktion der Schaltung!

Analog zum Blinklicht aus der Vorlesung entwerfen Sie jetzt eine Schaltung, mit der die roten LEDS mit einer bestimmten Blinkfolge leuchten sollen. Die Blinkfolge ist abhängig von der Schalterstellung an SW(0).

SW(0) = 0, dann
Schritt1 - XXX0000XXX
Schritt2 - 0XXX00XXX0
Schritt3 - 000XXXX000

SW(0) = 1, dann
Schritt1 - XXX0000XXX
Schritt2 - 0X0X0X0X0X
Schritt3 - 000XXXX000

X = an, 0 = aus

1. Entwerfen Sie einen Mooreautomaten, der diese Blinkfolge erzeugt. Zeichnen Sie den Automatengraphen.
2. Legen Sie eine binäre Zustandskodierung fest. Wie viele Flipflops benötigen Sie für die Kodierung?
3. Welche Eingänge und welche Ausgänge hat der Automat?
4. Zeichnen Sie die Zustandsfolgetabelle und die Ausgangstabelle.
5. Geben Sie die Zustandsübergangslogik als boolesche Ausdrücke an.

Für den VHDL Entwurf des Blinklichtautomaten gibt es eine vorbereitete Datei und eine zugehörige Testbench . Dort können Sie die Ergänzungen direkt vornehmen. Das Verzeichnis “pnr/de1_blinklicht” für die Synthese und das Verzeichnis “sim/de1_blinklicht” für die Simulation sind mit den makefiles schon vorbereitet.

1. Entwerfen Sie den Automaten in VHDL
2. Simulieren Sie den Entwurf
3. Synthetisieren Sie die Schaltung und probieren Sie den Automaten auf dem FPGA Board aus.