91漫画

Quartus ist die Synthesesoftware der Firma Altera, mit der eine Schaltungsbeschreibung in VHDL in eine Belegungsdatei f眉r ein FPGA 眉bersetzt werden kann. Ein FPGA ist ein programmierbarer Baustein, dessen Funktion durch eine Belegungsdatei festgelegt werden kann. Starten Sie Quartus.

Linux: Wechseln Sie in das Verzeichnis 鈥瀎irst鈥� und starten Sie mit 鈥瀜uartus鈥�.

Klicken Sie auf 鈥濩reate a New Project鈥�. Geben Sie als Projektnamen und Entitynamen 鈥瀎irst鈥� an.

F眉gen Sie die Datei 鈥瀎irst.vhd鈥� dem Projekt hinzu. Die Datei 鈥瀎irst_tb.vhd鈥� geh枚rt nicht zum Projekt, da diese Datei nur die Testumgebung f眉r die Simulation enth盲lt. W盲hlen Sie als 鈥濪evice Family鈥� Cyclone II und als Device EP2C20F484C7. Dies ist der Baustein auf dem verwendeten Terasic DE01 Board.

Danach mit 鈥濬inish鈥� den Wizard verlassen.

Die Belegung f眉r den FPGA Baustein kann jetzt aus der VHDL Beschreibung synthetisiert werden. Allerdings fehlt noch die Zuordnung wie die Ein- und Ausgangspins des Moduls 鈥瀎irst鈥� mit den Pins des FPGA verbunden werden sollen. In dem Beispiel 鈥瀎irst鈥� werden die Namen 鈥濻W鈥� und 鈥濴EDR鈥� verwendet, die auf dem Terasic DE1 Board f眉r die Schalter und die Leuchtdioden verwendet werden. Die Zuordnung von Signalnamen zu FPGA Pins erfolgt 眉ber eine Tabelle.

Lesen Sie die Tabelle ein mit 鈥濧ssignments鈫扞mport Assignments鈥� und w盲hlen Sie dort die Datei 鈥濪E1_pin_assignments.csv鈥�. Mit 鈥濧ssignments鈫扨in Planner鈥� k枚nnen Sie die Zuordnung anschauen. Man kann beispielsweise erkennen, dass das Signal LEDR[9] dem Pin 鈥濸IN_R17鈥� zugeordnet ist.

Da bei unserem Entwurf nicht alle Pins des FPGA verwendet werden, die Pins allerdings auf dem FPGA angeschlossen sind, m眉ssen alle nicht verwendeten Pins als Eingang geschaltet werden. Sie k枚nnen dies in 鈥濧ssignments鈫扗evice鈥� und dann 眉ber den Schalter 鈥濪evice and Pin Options鈥� einstellen. W盲hlen Sie dort f眉r 鈥濽nused Pins鈥� : 鈥濧s input tri-stated鈥�.

脺ber 鈥濸rocessing鈫扴tart Compilation鈥� k枚nnen Sie jetzt die Synthese starten.