Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision | |||
|
dtlab_t6 [2025/03/14 20:43] beckmanf switch code server |
dtlab_t6 [2025/04/10 16:32] (current) beckmanf svg to dokuwiki |
||
|---|---|---|---|
| Line 29: | Line 29: | ||
| Die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/top_shift.vhd|top_shift.vhd]] beschreibt das Modul "top_shift". "top_shift" stellt den toplevel auf dem FPGA dar. In Abbildung 2 sind die Ein- und Ausg盲nge von "top_shift" dargestellt. | Die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/top_shift.vhd|top_shift.vhd]] beschreibt das Modul "top_shift". "top_shift" stellt den toplevel auf dem FPGA dar. In Abbildung 2 sind die Ein- und Ausg盲nge von "top_shift" dargestellt. | ||
| - | &濒迟;丑迟尘濒&驳迟;听 | + | {{ :public:praktikum_digitaltechnik:top_shift.svg?width=300 |toplevel topshift}} |
| - | <img src="http://breakout.hs-augsburg.de/dwimg/top_shift.svg" width="400" >聽 | + | |
| - | </html> | + | |
| Abb. 2: Toplevel top_shift | Abb. 2: Toplevel top_shift | ||
| Line 62: | Line 60: | ||
| In Abbildung 3 ist ein beispielhafter Signalverlauf f眉r clk, rst_n und x dargestellt. **Erg盲nzen Sie das Timingdiagramm**. | In Abbildung 3 ist ein beispielhafter Signalverlauf f眉r clk, rst_n und x dargestellt. **Erg盲nzen Sie das Timingdiagramm**. | ||
| - | &濒迟;丑迟尘濒&驳迟;听 | + | {{ :public:praktikum_digitaltechnik:edge-detect-timing.svg?width=800 |Timing Schieberegister}} |
| - | <img src="http://breakout.hs-augsburg.de/dwimg/edge-detect-timing.svg" width="800" >聽 | + | |
| - | </html> | + | |
| Abb. 3: Timingdiagramm Schieberegister | Abb. 3: Timingdiagramm Schieberegister | ||
| Line 122: | Line 118: | ||
| Die Funktion des Flankendetektors ist direkt in top_shift.vhd beschrieben. Der Flankendetektor soll jetzt in eigenes Modul und damit in eine eigene Datei bewegt werden. Die Funktion der Schaltung soll sich nicht 盲ndern, d.h. wir strukturieren den Code nur etwas anders. Dazu ist schon die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/edge.vhd|edge.vhd]] vorbereitet. Die Datei enth盲lt schon die entity "edge" mit den geplanten Ein- und Ausg盲ngen. | Die Funktion des Flankendetektors ist direkt in top_shift.vhd beschrieben. Der Flankendetektor soll jetzt in eigenes Modul und damit in eine eigene Datei bewegt werden. Die Funktion der Schaltung soll sich nicht 盲ndern, d.h. wir strukturieren den Code nur etwas anders. Dazu ist schon die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/edge.vhd|edge.vhd]] vorbereitet. Die Datei enth盲lt schon die entity "edge" mit den geplanten Ein- und Ausg盲ngen. | ||
| - | &濒迟;丑迟尘濒&驳迟;听 | + | {{ :public:praktikum_digitaltechnik:edge.svg?width=300 |Modul edge}} |
| - | <img src="http://breakout.hs-augsburg.de/dwimg/edge.svg" width="400" >聽 | + | |
| - | </html> | + | |
| Abb. 6: Das Modul "edge" als Flankendetektor | Abb. 6: Das Modul "edge" als Flankendetektor | ||
| Line 136: | Line 130: | ||
| Die roten LEDs werden derzeit direkt von den Schaltern SW gesteuert. Die roten LEDs sollen mit einem 10 Bit Ringz盲hler angesteuert werden. Der Ringz盲hler soll in die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/ringcnt.vhd|ringcnt.vhd]] kommen. Die Datei ist schon vorbereitet, aber es fehlen u.a. die Ports in der entity. | Die roten LEDs werden derzeit direkt von den Schaltern SW gesteuert. Die roten LEDs sollen mit einem 10 Bit Ringz盲hler angesteuert werden. Der Ringz盲hler soll in die Datei [[https://caeis.etech.fh-augsburg.de/beckmanf/dtlab.git/tree/src/ringcnt.vhd|ringcnt.vhd]] kommen. Die Datei ist schon vorbereitet, aber es fehlen u.a. die Ports in der entity. | ||
| - | &濒迟;丑迟尘濒&驳迟;听 | + | {{ :public:praktikum_digitaltechnik:ringcnt.svg?width=300 |ringcnt}} |
| - | <img src="http://breakout.hs-augsburg.de/dwimg/ringcnt.svg" width="400" >聽 | + | |
| - | </html> | + | |
| Abb. 7: Ein- und Ausg盲nge des Moduls ringcnt | Abb. 7: Ein- und Ausg盲nge des Moduls ringcnt | ||