Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision | ||
|
digitale_systeme_2 [2010/10/02 16:44] beckmanf Altera Downloadlink entfern |
digitale_systeme_2 [2011/01/26 12:44] (current) beckmanf Evaluation eingef眉gt |
||
|---|---|---|---|
| Line 66: | Line 66: | ||
| Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | ||
| - | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. | + | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. 顿补尘颈迟听 |
| + | die Schaltung auf dem DE1 Board korrekt funktioniert, muss die folgende Pinbelegungsdatei verwendet werden:听 | ||
| + | 听 | ||
| + | https://www.hs-augsburg.de/~beckmanf/restricted/DE1_pin_assignments.csv听 | ||
| + | 听 | ||
| + | === Aufgaben ===听 | ||
| + | {{:ds2-aufgabe1.pdf|DS2 Aufgaben Teil 1}}听 | ||
| + | 听 | ||
| + | {{:ds2-aufgabe1-lsg.pdf|Aufgaben Teil 1 - L枚sungen}}听 | ||
| + | 听 | ||
| + | {{:ds2-aufgabe2.pdf|DS2 Aufgaben Teil 2}}听 | ||
| + | 听 | ||
| + | {{:ds2-aufgabe2-lsg.pdf|DS2 Aufgaben Teil 2 - L枚sungen}}听 | ||
| + | 听 | ||
| + | {{:ds2-aufgabe3.pdf|DS2 Aufgaben Teil 3}}听 | ||
| + | 听 | ||
| + | {{:ds2-aufgabe3-lsg.pdf|DS2 Aufgaben Teil 3 - L枚sungen}}听 | ||
| + | 听 | ||
| + | === Evaluation ===听 | ||
| + | 听 | ||
| + | {{:ds2-evaluation-ws2010-2011.pdf|Ergebnisse der Evaluation WS 2010/2011}}听 | ||
| + | 听 | ||
| + | 听 | ||
| + | === Pong ===听 | ||
| + | 听 | ||
| + | Bis Montag, den 18. Oktober 2010, soll die Schaltung f眉r ein Testbild an einem VGA Monitor fertig sein. 听 | ||
| + | Ich habe den VHDL Code mit der Strukturbeschreibung hochgeladen (s.u.). Das Testbild soll mit einer 听 | ||
| + | Standard VGA Aufl枚sung von 640 x 480 bei 60 Hz Bildwiederholrate erzeugt werden. 听 | ||
| + | 听 | ||
| + | === Kursunterlagen ===听 | ||
| + | 听 | ||
| + | {{:digsys2-stunde1.pdf|Pr盲sentation aus Stunde 1 und 2}}听 | ||
| + | 听 | ||
| + | [[Die Gruppenliste]]听 | ||
| + | 听 | ||
| + | {{:ds2-pong-vhdl-1.zip|Pong: Zipfile mit VHDL Struktur und Testbench f眉r das Testbild (leere Architectures)}}听 | ||
| + | 听 | ||
| + | {{:ds2-pong-vhdl-2.zip|Pong 2: Zipfile mit VHDL Dateien f眉r ein Rechteck}}听 | ||
| + | 听 | ||
| + | {{:ds2-pong-vhdl-3.zip|Pong 3: Zipfile mit Entity f眉r das Vector Modul}}听 | ||
| + | 听 | ||
| + | {{:wm8731_wm8731l.pdf|Datenblatt des Soundchips auf dem FPGA Board}}听 | ||
| + | 听 | ||
| + | [[ds2-i2c-code]]听 | ||
| === Links === | === Links === | ||