Differences
This shows you the differences between two versions of the page.
| Both sides previous revision Previous revision Next revision | Previous revision | ||
|
digitale_systeme_2 [2010/10/02 15:05] beckmanf Neue Seite - Installation unter Linux eingefügt |
digitale_systeme_2 [2011/01/26 12:44] (current) beckmanf Evaluation eingefügt |
||
|---|---|---|---|
| Line 55: | Line 55: | ||
| und kann von der [[https://www.altera.com/download/dnl-index.jsp|Altera Downloadseite]] geladen werden. | und kann von der [[https://www.altera.com/download/dnl-index.jsp|Altera Downloadseite]] geladen werden. | ||
| - | Hinweise für die [[QuartusModelsimUbuntuInstall|Installation unter Linux]]Ìý | + | Hinweise für die [[Quartus Ubuntu Install|Installation unter Linux]] |
| - | Ìý | + | |
| - | https://www.hs-augsburg.de/~beckmanf/restricted/10.0sp1_modelsim_ase_linux.shÌý | + | |
| - | Ìý | + | |
| - | https://www.hs-augsburg.de/~beckmanf/restricted/10.0sp1_quartus_free_linux.sh | + | |
| Die Beschreibung des Modelsim Tutorials ist in der Modelsiminstallation zu finden unter: | Die Beschreibung des Modelsim Tutorials ist in der Modelsiminstallation zu finden unter: | ||
| Line 70: | Line 66: | ||
| Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | Nach Bearbeitung der Tutorials kann das erworbene Wissen auf [[Die erste Schaltung]] angewandt werden. Die | ||
| - | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. | + | Belegungsdatei "first.sof", die aus der Synthese entstanden ist, kann im Labor auf das FPGA geladen werden. DamitÌý |
| + | die Schaltung auf dem DE1 Board korrekt funktioniert, muss die folgende Pinbelegungsdatei verwendet werden:Ìý | ||
| + | Ìý | ||
| + | https://www.hs-augsburg.de/~beckmanf/restricted/DE1_pin_assignments.csvÌý | ||
| + | Ìý | ||
| + | === Aufgaben ===Ìý | ||
| + | {{:ds2-aufgabe1.pdf|DS2 Aufgaben Teil 1}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-aufgabe1-lsg.pdf|Aufgaben Teil 1 - Lösungen}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-aufgabe2.pdf|DS2 Aufgaben Teil 2}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-aufgabe2-lsg.pdf|DS2 Aufgaben Teil 2 - Lösungen}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-aufgabe3.pdf|DS2 Aufgaben Teil 3}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-aufgabe3-lsg.pdf|DS2 Aufgaben Teil 3 - Lösungen}}Ìý | ||
| + | Ìý | ||
| + | === Evaluation ===Ìý | ||
| + | Ìý | ||
| + | {{:ds2-evaluation-ws2010-2011.pdf|Ergebnisse der Evaluation WS 2010/2011}}Ìý | ||
| + | Ìý | ||
| + | Ìý | ||
| + | === Pong ===Ìý | ||
| + | Ìý | ||
| + | Bis Montag, den 18. Oktober 2010, soll die Schaltung für ein Testbild an einem VGA Monitor fertig sein. Ìý | ||
| + | Ich habe den VHDL Code mit der Strukturbeschreibung hochgeladen (s.u.). Das Testbild soll mit einer Ìý | ||
| + | Standard VGA Auflösung von 640 x 480 bei 60 Hz Bildwiederholrate erzeugt werden. Ìý | ||
| + | Ìý | ||
| + | === Kursunterlagen ===Ìý | ||
| + | Ìý | ||
| + | {{:digsys2-stunde1.pdf|Präsentation aus Stunde 1 und 2}}Ìý | ||
| + | Ìý | ||
| + | [[Die Gruppenliste]]Ìý | ||
| + | Ìý | ||
| + | {{:ds2-pong-vhdl-1.zip|Pong: Zipfile mit VHDL Struktur und Testbench für das Testbild (leere Architectures)}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-pong-vhdl-2.zip|Pong 2: Zipfile mit VHDL Dateien für ein Rechteck}}Ìý | ||
| + | Ìý | ||
| + | {{:ds2-pong-vhdl-3.zip|Pong 3: Zipfile mit Entity für das Vector Modul}}Ìý | ||
| + | Ìý | ||
| + | {{:wm8731_wm8731l.pdf|Datenblatt des Soundchips auf dem FPGA Board}}Ìý | ||
| + | Ìý | ||
| + | [[ds2-i2c-code]]Ìý | ||
| === Links === | === Links === | ||